SystemVerilog
beoogt de mogelijkheden van Verilog richten en te verbeteren op het vermogen van de taal om IP - gebaseerde computerchips controleren . SystemVerilog breidt uit op Verilog met de uitvoering van de " C " computertaal ondersteuning , waarmee ontwikkelaars de protocollen van de HDL 's definiëren in populaire programmeertalen zoals C en C + + .
Ontwikkeling

Verilog is ontwikkeld door Automated Integrated Design Systems in 1985 . Negentien jaar later , Accellera geïntroduceerd SystemVerilog naar Verilog 's mogelijkheden uit te breiden . Verilog begon als een prive- HDL , alvorens openbaar gemaakt in 1980 . Nadat werd Verilog een openbare HDL , Acellera was in staat om zowel de standaard uit te breiden naar SystemVerilog en onderhouden van de verweesde Verilog HDL .
Object en Assertion - gebaseerde verificatie

In tegenstelling tot Verilog , de SystemVerilog HDL bevat zowel object - gebaseerde en bewering- gebaseerde verificatie . SystemVerilog kan worden gebruikt om waar /onwaar - soort beweringen op algemeen gebruikte test modules, die een deel van het werk snijdt van de uitvoering van de externe test- modules voor het verificatieproces te maken .
IEEE Labels
< br

Verilog > wordt de IEEE 1364 -classificatie toegewezen door het Institute of Electrical and Electronics Engineers , terwijl SystemVerilog is aangeduid als IEEE 1800 . De IEEE beslist over een reeks normen of specificaties , moeten die projecten voldoen om de " IEEE "-label dragen. De numerieke labels helpen om Verilog en SystemVerilog onderscheiden van de IEEE 's talloze andere normen en projecten - er zijn meer dan 1.300 hardware en software protocollen ontwikkeld door de IEEE commissie

.