Verilog HDL is een grote hardware description language ( HDL ) gebruikt door de hardware design professionals , met name in de halfgeleider- en elektronica design industrie . Het werd in 1985 geïntroduceerd door Gateway Design System Corporation . Verilog HDL stelt ontwerpers in staat om ontwerpen te ontwikkelen met een hoge mate van abstractie in het ontwerp , verificatie en implementatie van digitale logica chips . Een kennis van de C -programmeertaal is handig bij het leren Verilog HDL . Wat je nodig hebt
Computer
Xilinx ISE
Toon Meer Aanwijzingen
1 Start een nieuw project . Open Xilinx ISE en klik op het menu "Bestand " , selecteer " New Project . " Onder de naam van het project , selecteer " Full_Adder " en selecteer de " HDL voor Top - Level " brontype . Kopen van 2 Instellingen . Uw instelling zal afhangen van wat systemen die u gebruikt . Voer de juiste instellingen voor Familie , Device en verpakking . Bijvoorbeeld , als u werkt met een Xilinx Spartan 3 , zou je dan kiezen Spartan3 , XC3S200 en FT256 , respectievelijk . Voor Synthese Tool , kies XST ( VHDL /Verilog ) ; Simulator , ISE Simulator ( VHDL /Verilog ) ; . En voorkeurstaal , Verilog
3 Maak een nieuwe bron . Klik op " Next " tot u bij " Create a New Source " en klik op " Nieuwe bron " en kies " Verilog Module . " Wijzen het " Half_Adder " en blijven op "Volgende" totdat de " Finish" knop opkomt , klikt het. De module moet nu verschijnen .
4 Start de module . Verklaar uw in-en uitgangen voor de modules met behulp van primitieven . Een half adder worden uit twee 1 - bits ingangen en twee 1 - bit output , die verbonden XOR 1 en 1 AND poort . Klik met de rechtermuisknop op " Synthetiseren " en een menu box zal verschijnen . Kies " Uitvoeren. " Het programma loopt door het proces en , eenmaal gedaan, moet een bericht dat uw Synthese correct is voltooid verschijnen .
5 Toon de hardware . Onder Synthese , dubbel - klik op "View RTL " opvoeding van het blokdiagram van de hardware . Dubbelklik op het blok om het schema van het circuit weer te geven en controleer of het is zo geprogrammeerd .
|
