In een elektronisch computersysteem , de centrale verwerkingseenheid chip heeft drie hoofdfuncties : het lezen van de stroom binaire data signalen , verwerken de invoerstroom en verzenden , of " schrijven " de bewerkte resultaten als uitvoerstroom . Voor het beheren van de stroom van gegevens tussen apparaten die door twee afzonderlijke CPU's , kan een First - In , First - Out ( FIFO ) -regeling worden opgenomen in de driver code voor een rij -protocol voor de verwerking van binnenkomende signalen . De FIFO diepte voor een CPU - naar - CPU dataverwerkingssysteem principe is de maximale hoeveelheid geheugen die nodig is om het verschil tussen de snelheid waarmee de gegevens kunnen worden geschreven door de verzendende CPU en gelezen door de ontvangende CPU . Instructies
1 Vermenigvuldig de snelheid van het schrijven /signaal - overdracht CPU ( in MHz ) door het aantal inactieve cycli die plaatsvinden tussen twee opeenvolgende cycli lezen . Als je niet weet tarief van je CPU of inactieve cycli , bezoek de website van de chip fabrikant en kijk omhoog deze waarden onder " Technische specificaties . " Kopen van 2 Verdeel de snelheid van het lezen /signaal - ontvangende CPU ( in MHz ) door het resultaat van stap 1 . Deze informatie moet ook worden gevonden in de " Technische gegevens" .
3 Trek de uitkomst van stap 2 uit 1 . Als bijvoorbeeld 2/3 was het resultaat uit stap 2 , zou je aftrekken 2/3 van 1 , waardoor u een antwoord van 1/3 of 0,3334 .
4 Vermenigvuldig het resultaat uit stap 3 door het schrijven /verzenden van CPU's burst grootte. Deze informatie moet beschikbaar zijn in de " Technische gegevens" . De waarde die u krijgt zal de gewenste synchrone FIFO diepte vertegenwoordigen , in bits . Als de waarde van een decimaal , afgerond naar het volgende gehele getal .
5 Om de asynchrone FIFO diepte te bepalen , voeg 1 om het resultaat uit stap 4 .
|
