Digitale logische systemen kunnen worden ontworpen voor gebruik op het veld programmable gate arrays ( FPGA's ) of op toepassingsspecifieke geïntegreerde schakelingen ( ASIC's ) . Systeemontwerpers moet kiezen tussen beide apparaten , met de kostprijs, zijnde een belangrijke factor in deze beslissing . Echter , er zijn andere factoren die spelen in dit besluitvormingsproces . Beide apparaten kunnen hun kwaliteiten gemeten in termen van energieverbruik , snelheid en omgeving . Het verschil tussen deze ijkpunten is bekend als het verschil tussen elk apparaat . Wat je
Digital logic design software , zoals Altera Quartus II
Need Toon Meer Aanwijzingen
1 Laad de digitale logica ontwerp software door te klikken op het pictogram . Laad een digitale schakeling die u wilt uitvoeren op ofwel een FPGA of ASIC . Onder het project eigenschappen , selecteer een FPGA -apparaat . Bouw het project door op de " Build "-knop op de werkbalk software . De software zet uw project in een tussenvorm die kunnen worden geprogrammeerd op hetzij een FPGA of een ASIC . Het project build samenvatting bevat een schat aan informatie over het bouwen , en kan worden gebruikt om de verschillen tussen de FPGA's en ASIC's te meten . Zodra u het project hebt opgebouwd , zal een samenvatting van het project worden weergegeven door de software . Dit document opslaan en herhaal deze stap , het veranderen van de inrichting aan ASIC . Je hebt nu twee rapporten die u kunt vergelijken . Kopen van 2 Meet de opening tussen het gebied van FPGA's en ASIC's . Het verschil is het verschil in grootte van een digitale schakeling uitgevoerd op FPGA en ASIC . Deze meting wordt uitgedrukt in een verhouding van het gebied tussen een FPGA en een ASIC . Het gebied is een meting van het aantal elementaire logische bouwstenen die samen een complete digitale circuit . Deze blokken worden gemeld door digitale logica ontwerp software in het project build samenvatting . Gemiddeld FPGAs vereisen 30 maal meer oppervlakte dan een ASIC .
Maatregel 3 de afstand tussen de snelheid van een FPGA en een ASIC . Dit is het verschil in het kritieke pad vertraging van beide apparaten . De kritieke pad vertraging de tijd die een signaal aan de langst mogelijke weg doorlopen via logische poorten . Het kritieke pad vertraging is te vinden in de rubriek " Timing " van het project build samenvatting . Gemiddeld , FPGA's zijn ongeveer drie keer trager dan ASIC's .
4 Meet de kloof tussen verbruikte elektriciteit door een FPGA en een ASIC . Het ontwerp software kan worden gebruikt voor het simuleren stroomverbruik. Bijvoorbeeld Altera Quartus II een module genaamd PowerPlay Early Vermogen Estimator en Power Analyzer , dat kan worden gebruikt om het vermogen van een apparaat te schatten . Gemiddeld een FPGA verbruikt 12 keer zoveel energie als een ASIC .
|
