1. Poortcapaciteit (C_gate): De intrinsieke capaciteit van de poort zelf. Dit is afhankelijk van de grootte van de poort (breedte en lengte van de transistors) en het fabricageproces. Grotere transistors hebben een hogere poortcapaciteit.

2. Afvoer-/broncapaciteit (C_drain, C_source): De capaciteit tussen de drain/source-diffusies en het substraat. Dit wordt beïnvloed door de grootte van de drain/source-gebieden en de dopingconcentratie. Grotere transistors hebben over het algemeen grotere afvoer-/broncapaciteiten.

3. Interconnect-capaciteit (C_interconnect): De capaciteit van de metalen draden die de poort verbinden met andere poorten of met de invoer-/uitvoerpads. Dit is sterk afhankelijk van de lengte en breedte van de draden, het aantal gebruikte metaallagen en het diëlektrische materiaal tussen de lagen. Dit levert vaak de dominante bijdrage aan de totale belastingscapaciteit, vooral in complexe geïntegreerde schakelingen.

4. Miller-capaciteit: Dit is een parasitaire capaciteit die verband houdt met de feedback tussen de ingang en uitgang van een poort, vooral belangrijk bij omvormers en versterkers. Het wordt aanzienlijk versterkt door de versterking van het circuit en kan de effectieve laadcapaciteit drastisch vergroten.

5. Verbindingscapaciteit (C_junction): De capaciteit geassocieerd met de p-n-overgangen in de transistors. Dit hangt af van de spervoorspanning over de kruispunten.

6. Fanout: Het aantal poorten dat is aangesloten op de uitgang van een bepaalde poort. Elke aangesloten poort telt zijn ingangscapaciteit op bij de totale belasting. Een hogere fanout leidt tot een aanzienlijk hogere belastingscapaciteit.

7. Draadlengte en routering: Een langere en complexere routering van verbindingsdraden draagt ​​bij aan een hogere capaciteit. Dit wordt nog verergerd door het gebruik van smallere draden in geavanceerde procesknooppunten.

8. Procestechnologie: Het fabricageproces heeft een aanzienlijke invloed op alle bovengenoemde capaciteiten. Kleinere transistors in geavanceerde CMOS-technologieën hebben over het algemeen afzonderlijk een lagere capaciteit, maar de grotere dichtheid en complexiteit van de verbindingen kunnen leiden tot een netto toename van de totale belasting.

9. Materiaal en dikte van de ondergrond: Het materiaal en de dikte van het substraat beïnvloeden parasitaire capaciteiten.

Samenvattend brengt het minimaliseren van de CMOS-belasting vaak zorgvuldige ontwerpoverwegingen met zich mee, zoals het optimaliseren van de transistorafmetingen, het minimaliseren van draadlengtes en het gebruik van efficiënte routeringsstrategieën, en het gebruik van ontwerptechnieken met laag vermogen. Nauwkeurige schattingen van de laadcapaciteiten zijn cruciaal voor een goede timinganalyse en circuitoptimalisatie.