hoofdgeheugen 1 bestaat uit verschillende soorten dynamic random access memory ( DRAM ) modules , die zich bij het ​​systeembussnelheid en moeten voortdurend worden ververst met een kloksignaal en een complexe besturing te vermijden verlies van gegevens. DRAM is vrij goedkoop , maar veel langzamer dan de processor , dus wanneer de processor draait op volle capaciteit , de DRAM heeft een harde tijd te houden met verzoeken en moeten vaak ongebruikt , terwijl het geheugen handelingen worden uitgevoerd . Kopen van 2

Processor cache-geheugen bestaat uit statische random access memory ( SRAM ) . SRAM is aanzienlijk duurder dan DRAM , maar heeft twee grote voordelen . SRAM hoeft niet te worden vernieuwd , wat betekent dat het kan gegevens te bewaren zonder dat hoeft te worden ververst zolang de stroom is ingeschakeld . SRAM kan ook draaien op veel hogere snelheden , doorgaans minstens dezelfde snelheid als de processor.

Processorcache 3 is geïmplementeerd als een deel van de processor in de meeste gevallen met een dual - layer aanpak genoemd L1 en L2 . L1 cache ligt midden in de processor zelf , en is beperkt in omvang . L1 cache houdt het meest waarschijnlijke geheugen informatie die de processor nodig heeft voor de volgende instructie . L2 cache bevindt zich in de processor behuizing , maar niet in de processor zelf , en is veel groter dan L1 cache . L2-cache bevat de gegevens van DRAM de L1 cache waarschijnlijk volgende wilt .

Processorcache 4 is niet altijd accuraat in het voorspellen van welke informatie nodig zal zijn volgend . Wanneer de processor cache heeft de informatie die nodig is , wordt het beschouwd als een " hit" en als het niet hebben wat nodig is , wordt het beschouwd als een " miss . " Onder normale omstandigheden , de processor cache haalt raakt ongeveer 90 procent van de tijd , het versnellen van het systeem aanzienlijk .