Altera Quartus is een software systeem waarmee je digitale logische schakelingen met behulp van hardware -tem talen , zoals VHDL en Verilog creëren . Quartus kunt u ook simuleren van het gedrag van deze circuits , dus u kunt het ontwerp te testen voordat het plegen van het aan een programmeerbare bank van logische poorten . Voordat u het gedrag van het circuit kunnen simuleren , moet u de hardware tem taal code te compileren in een Quartus circuit bestand . Dit kan veel tijd in beslag nemen , maar dit kan worden versneld door het inschakelen van de instelling " Smart Compilation " . Wat je nodig hebt
Altera Quartus II Web Edition
Toon Meer Aanwijzingen
1 Klik op de Altera Quartus icoon II om het programma te starten . Klik op " File " van de hoofdwerkbalk en selecteer " Openen . " Open het project dat u wenst te versnellen . Als alternatief kunt u een nieuw project maken door te kiezen voor " New Project . " Dit project zal leeg zijn, maar je kunt nog steeds de noodzakelijke veranderingen , zodat wanneer je een aantal VHDL-code toe te voegen , zal uw compilatie tijd worden geoptimaliseerd .
< Br > 2 Klik op " opdrachten " van de hoofdwerkbalk . Klik op "Instellingen " in het menu dat verschijnt . Een nieuw venster verschijnt .
3 Klik op " Compilation Process Settings " in de kolom aan de linkerzijde van het venster . De rechterkant van de pagina toont meerdere instelbare compilatie instellingen .
4 Klik op het vakje naast "Use Smart Compilation " om deze functie in te schakelen. Dit dwingt de compiler om de "Analyse ", " Synthese " en " Fitter " etappes overslaan . Deze fasen gaan met het optimaliseren van de digitale schakeling op een bepaald stuk hardware past . Ze onnodig stappen voor de vroege stadia van ontwikkeling digitale schakeling , waar kan maken van vele kleine veranderingen die elk vereisen een compilatie te testen . Door het draaien van deze fasen uitgeschakeld, kunt u bespaart jezelf een hoop tijd .
|
