Verilog , een hardware descriptor taal voor digitale schakelingen voor programmeerbare chips genereren m , kan worden gebruikt om de code die digitale schakelingen beschrijft schrijven simuleren circuit gedrag en programma hardware. Een goed voorbeeld van een eenvoudige Verilog circuit is er een die een puls ontstaat na een korte vertraging . U kunt een Verilog programma dat dit volbrengt met een paar regels code zonder enige programmeerervaring te schrijven . Wat je
Verilog Integrated Development Environment ( IDE ) , zoals Altera Quartus II
Need Toon Meer Aanwijzingen
1 Open de Verilog IDE en maak een nieuw project door klikken op " File " en vervolgens te kiezen voor " Wizard Nieuw project . " Een venster project creatie verschijnt . Kies een naam en directory voor dit project . Bijvoorbeeld , kunt u de naam van het project " vertraging" en plaats het in de map " C : . \\ Verilog Projects " kopen van 2 Druk op de knop "Volgende " om door de rest van de pagina's , het verlaten van alle instellingen op hun standaardwaarden . Druk op de knop 'Voltooien' om het project te creëren .
3 Selecteer " File " en vervolgens " Nieuw " om een venster dossiervorming te openen . Selecteer " Verilog HDL File " en druk op de "OK" knop om een nieuw Verilog -bestand toe te voegen aan het project . Een lege Verilog -bestand verschijnt in de hoofdtekst venster editor .
4 Definieer een nieuwe " module " , dat dezelfde naam als het project heeft . Deze module zal alle van de code te huisvesten voor de vertraging impulsprogramma . Wanneer u een module definieert, kunt u ook een aantal parameters , zoals ingangen en uitgangen te definiëren . De vertraging module heeft twee parameters : een kloksignaal en een uitgang voor de opgewekte puls . Schrijf de volgende om de module te definiëren met de volgende parameters : module vertraging
( clock , pulse ) ;
5 Definieer twee signalen : een input kloksignaal en een uitgangspulssignaal . Het kloksignaal wordt gebruikt om een korte sequentie tellen voordat een puls signaal via de uitgang . Hiermee kunt u een vertraging op basis van het aantal klok-overgangen die zich voordoen timen . Schrijf de volgende signaaldefinities : input klok
; uitgangsimpuls ;
6 Definieer een register dat het huidige aantal klok-overgangen die zich hebben voorgedaan opslaat . Omdat dit register wordt gebruikt om het aantal overgangen , een goede naam voor het tellen is " tellen. " Schrijf het volgende te definiëren en initialiseren van dit register : reg count
; eerste beginnen count = 0 ;
7 Zet de volgende uitspraak van een opeenvolging van acties uit te voeren met elke tik van de klok signaal :
altijd @ ( posedge klok ) op Twitter Increment 8 het " tellen " inschrijven door een met elke overgang van de klok : telling
< = count + 1 ;
9 Test om te zien of de " telling " register is gelijk aan 10 , of een andere willekeurige waarde . Dit is hoe je je vertraging puls kan timen . De puls wordt alleen afgegeven na een bepaald aantal klok-overgangen . Als de kloksnelheid is 10 cycli per seconde , dan is de puls wordt gegenereerd na een vertraging van een seconde . U kunt de " telling " registreren met behulp van testen een "if " statement , zoals de volgende :
if (count == 10 ) op Twitter Plaats 10 een beetje op de " pulse " uitgangssignaal door te schrijven : puls
< = 1'b1 ;
einde 11 de " if " statement met de volgende stelling : einde
< br >
12 Einde van de module met de volgende verklaring : endmodule
13
Compileer en test uw circuit . Dit circuit genereert een puls die duurt een enkele klok overgang . De puls wordt gegenereerd alleen na een voorafbepaalde vertraging , in dit geval 10 uur overgangen . U kunt deze waarde wijzigen om de tijd van de pulsopwekking overeenkomen met uw criteria .
|
