Verilog is een programmeertaal die digitale hardware beschrijft . Beweringen zijn uitspraken die verwachte voorwaarden te bepalen binnen een programma . In Verilog , worden beweringen gebruikt om staat dat uw circuit zou ondervinden tijdens de normale werking te definiëren . Deze zijn kunnen worden gebruikt om de schakeling voor fouten te analyseren. Elke programmeertaal fouten kunnen leiden tot een mislukte bewering , die u helpt om een bug te herleiden tot haar oorzaak . Je moet beweringen toe te voegen aan uw Verilog programma om u te helpen debuggen van het systeem , en als een instrument om andere programmeurs te helpen wanneer ze uw code bekijken . Wat je
Verilog Integrated Development Environment ( IDE ) , zoals Altera Quartus II ( zie bronnen voor link ) op Twitter Need Toon Meer Aanwijzingen
1 Open de Verilog IDE door te klikken op het pictogram . Maak een nieuw project door te klikken op " File " en vervolgens te kiezen voor " Wizard Nieuw project . " Een nieuw project venster verschijnt . Kies een naam en directory voor dit project . Druk op de knop "Volgende " om door de rest van de pagina's en laat alle van de instellingen in de standaard . Druk op de knop 'Voltooien' om het project te creëren . Kopen van 2 Selecteer " File " en vervolgens " Nieuw " om een venster dossiervorming te openen . Selecteer " Verilog HDL File " en druk op de "OK" knop om een nieuw Verilog -bestand toe te voegen aan het project . Een lege Verilog -bestand verschijnt in de hoofdtekst venster editor .
3 Maak een module vernoemd naar het project . Bijvoorbeeld , als uw project is genaamd " Beweringen , " kunt u de volgende module definitie te schrijven : module Beweringen
;
4 Declare twee registers die waarden houden , genaamd " A " en " B ", zoals dit:
reg A , B ;
5 Stel de beginwaarde voor elk register als volgt :
eerste beginnen A = 0 ; eerste beginnen B = 1 ;
6 Stel je hebt een "if " statement dat test of " A " is niet gelijk aan " B. " Op dit punt in het programma , moet dit altijd waar aangezien " A " en " B " hebben bereikt geïnitialiseerd op verschillende waarden . Dit zou een geweldige plek om een " beweren " statement gezet worden . Schrijf de volgende " if" , gevolgd door een " beweren " statement :
if ( ! A = B ) beweren ( ! A = B ) ;
7 Schrijf een meer verbose " beweren " verklaring dat afgedrukt berichten wanneer een " beweren " statement wordt verwerkt . Vervang de " beweren ( A = B ! ) ; " Verklaring met de volgende :
beweren ( ! A = B ) $ display ( " . Assertion gepasseerd Een niet gelijk B. " ) ; anders $ error ( " Bewering mislukte A gelijk B. . " ) ;
8 Start het programma door op de groene knop "Afspelen" gelegen op de bovenste werkbalk . Het programma uit te printen het volgende bericht : " Bewering gepasseerd . Een niet gelijk B. " Echter , als sommige bug voorkomt dat de waarde van de sets " B " op nul , de bewering zal mislukken en de foutmelding" Bewering mislukt. A is gelijk aan B " verschijnt .
Gebruik bewering berichten 9 om de toestand van uw programma te analyseren en controleren van al uw aannames over het ontwerp . Wanneer een bewering herhaaldelijk mislukt, is er een bug in het programma dat niet aan uw ontwerp criteria voldoen . U kunt uw manier van werken van de stelling naar achteren om de oorzaak van deze bug .
|
