| Very High Speed Integrated Circuits Hardware Description Language , of VHDL , is een modelleertaal gebruikt om schakelingen te beschrijven . Het wordt gebruikt om logica te testen , simuleren , bijvoorbeeld een machine , en wordt het meest gebruikt als onderdeel van het ontwerpproces . VHDL kan ook worden gebruikt als een programmeertaal voor tekst - verwerkingsprogramma's . Binnen een VHDL -test of een programma , sequentiële statements begeleiden het proces vordert in een bepaalde volgorde . Ontwerpen machines op Ontwikkelaars
gebruiken VHDL om theoretische circuits die kunnen worden gesynthetiseerd en geconfigureerd in een echte circuit voor een echte machine te ontwerpen . Toen geschreven , VHDL lijkt op andere programmeertalen met behulp van opdrachten en logische poorten , waarvan proces data en vervolgens begeleiden het proces of programma naar de volgende logische stap . Het wordt vaak gebruikgemaakt van Booleaanse logica , of logica gebaseerd op " beslissingen " die beantwoord kunnen worden in schril tegenstellingen , zoals de "off" en "op " ; " ja " en "nee" ; " . False" of " true" en < br >
beschrijven machines Op VHDL
beschrijft het systeem waarop een programmeur kan een machine te bouwen , maar in abstracte termen . Later kunnen deze abstracte termen in kaart worden gebracht als werkelijke circuits , maar tijdens de eerste codering , programmeurs creëren van een stroom van gegevens of informatie die beweegt volgens een algoritme of een stroomweg . Met behulp van een algoritme verwerkt informatie door die algoritme , een antwoord , en dit antwoord bepaalt dan de volgende stap in het proces . In stroompaden , data arriveert bij een logische poort die dan beslist , gebaseerd op Booleaanse logica , de volgende stap . Deze volgende stappen worden gecontroleerd door sequentiële statements , die zijn voorzien in een bepaalde , vooraf vastgestelde orde en begeleiden van de gegevens of informatie in die volgorde .
Sequentieel Verklaringen
Een sequentiële statement wordt gebruikt in het lichaam van het proces in de VHDL -bestand beschreven . De sequentiële verklaring is vernoemd naar vanwege dat leren verklaring moet sequentieel worden uitgevoerd , en deze volgorde is ingesteld tijdens het programmeren van het proces . Als VHDL bestand gelezen van boven naar beneden , worden opeenvolgende instructies die worden weergegeven naar de bovenkant eerst wordt uitgevoerd , met de volgende uitspraken uitgevoerd zoals zij zijn bereikt , naar beneden bewegend .
Voorwaarden
< br Sequential verklaringen > beginnen door te stellen van een voorwaarde . Deze voorwaarde is de Booleaanse logica binaire keuze en start de uitvoering van de staat op basis van de waarde die door de aandoening . Bijvoorbeeld , kan de conditie "waar" of " onwaar , " vertegenwoordigen en of de gegevens of inlichtingen , inderdaad , waar of onwaar bepaalt het nest sequentiële verklaring , waardoor de gegevens of informatie door de rest van het proces .
< br >
|
