De MIPS processor was in feite een van de eerste commercieel beschikbare Reduced Instruction Set Computer processoren . RISC processors een relatief klein aantal instructies tegenover Complex Instruction Set Computer processors , maar kunnen deze instructies zeer snel uit te voeren en dus sneller en efficiënter dan de CISC tegenhangers . MIPS processors worden gekenmerkt door een groot aantal registers - small , high - speed geheugenlocaties - het aantal en de aard van instructies en het aantal zichtbare fasen in het verwerkingsproces . Vandaag de dag worden MIPS -processors gebruikt in een breed scala van apparaten , zoals computers , personal digital assistants en spelcomputers .
Instruction Fetch en Decode

De uitvoering van een instructie door een MIPS processor kan worden onderverdeeld in vijf afzonderlijke fasen , bekend als het ophalen van instructies , instructiedecoder , uitvoering geheugentoegang en terugschrijven . De instructie fetch fase haalt de volgende instructie uit het geheugen basis van het adres opgeslagen in een register bekend als het programma teller register , en slaat de instructie in de instructie te registreren. De instructie decoderen podium decodeert de instructie , berekent het volgende programma teller en leest alle noodzakelijke operanden uit het register bestand .
Execution

De uitvoeringsfase voert de instructie door het uitvoeren van alle rekenkundige en logische eenheid bewerkingen , zoals optellen , aftrekken, vermenigvuldigen en Booleaanse operaties . De toegang tot het geheugen stadium presteert geheugentoegang , indien nodig , voor de huidige instructie , terwijl de write back stage schrijft het resultaat van instructies die een gevolg hebben , of de bestemming register , terug naar het register bestand .
architectuur

MIPS instructieset architectuur
heeft verschillende incarnaties sinds de aanvankelijke 32 - bits architectuur , zogenaamde MIPS -I , dat werd gebruikt in de MIPS R2000 processor 1986 . MIPS - II meer instructies toegevoegd , MIPS - III breidde de adresruimte tot 64 bits en MIPS - IV toegevoegde uitbreidingen voor floating point berekeningen . MIPS Technologies heeft getracht de MIPS architectuur rationaliseren in 32 - bits en 64 - bits versies , die niettemin volledig compatibel . Het bedrijf heeft ook een code compressie instructieset architectuur , bekend als microMIPS , die slechts 16 bits gebruikt voor elke instructie en dus levert de prestaties van de 32 - bits versie met een vermindering van de code grootte van circa 35 procent .
< br >