CPU-wachttoestanden verwijzen naar de pauzes of vertragingen die de centrale verwerkingseenheid ondervindt tijdens het wachten tot andere componenten van de computer hun taken hebben voltooid. Verschillende factoren kunnen leiden tot CPU-wachttoestanden:

Vertragingen bij toegang tot geheugen (RAM): Als de gevraagde gegevens of instructies niet direct beschikbaar zijn in het cachegeheugen van de CPU, moet de CPU mogelijk wachten terwijl de gegevens uit het langzamere RAM worden opgehaald. Het snelheidsverschil tussen de CPU en het RAM kan wachttoestanden veroorzaken.

Invoer/uitvoer (I/O)-bewerkingen: Wanneer de CPU gegevens van invoerapparaten opvraagt ​​of gegevens naar uitvoerapparaten verzendt, kan er sprake zijn van wachttoestanden als de I/O-apparaten de informatie niet snel kunnen verwerken. Het lezen van gegevens van een mechanische harde schijf kan bijvoorbeeld meer wachttoestanden introduceren vergeleken met een SSD.

Busconflict: In computersystemen met meerdere componenten is er slechts één pad voor communicatie tussen de CPU en de systeemcomponenten. Als meerdere apparaten, zoals grafische kaarten of randapparatuurcontrollers, tegelijkertijd toegang tot de bus vragen, kunnen ze busconflicten veroorzaken. De CPU moet wachten totdat hij de controle over de bus krijgt om zijn activiteiten voort te zetten, wat resulteert in wachttoestanden.

2. Processorstoringen (pijplijnstoringen)

Processorstallingen, ook wel pijplijnstallingen genoemd, komen voor in moderne pijplijnprocessors. Pipelining omvat het opsplitsen van taken in meerdere fasen om de efficiëntie te vergroten. Bepaalde situaties kunnen de pijplijn echter tijdelijk tot stilstand brengen wanneer bepaalde gegevens afhankelijk zijn van de resultaten van een voorgaande fase of nog niet toegankelijk zijn.

Gegevensafhankelijkheid blijft hangen: Bij pijplijnverwerking dient de uitvoer van de ene trap als invoer voor de volgende. Als de vereiste gegevens (bronoperand) voor een fase nog steeds worden verwerkt of om andere redenen zijn vastgelopen, moeten de volgende fasen wachten. Deze wachttijd zorgt ervoor dat de dataafhankelijkheid stagneert.

Bronnenconflicten: Net als bij CPU-wachttoestanden kunnen er ook bronconflicten optreden wanneer meerdere uitvoeringseenheden binnen een processor toegang moeten krijgen tot een gedeelde bron, zoals een register of geheugenlocatie. Als een deel van de pijplijn de hulpbron langer vasthoudt dan verwacht, stopt dit de voortgang van andere fasen, waardoor stagnatie ontstaat.

Samenvattend kunnen zowel CPU-wachtstatussen als processorblokkeringen optreden als gevolg van resourcebeperkingen of afhankelijkheden. Terwijl wachttoestanden van invloed zijn op traditionele systemen met meerdere componenten, hebben blokkeringen een directere invloed op moderne pijplijnprocessors. Het optimaliseren van hardwarecomponenten, businterfaces en softwareplanning kan deze gevallen helpen verminderen en de algehele systeemprestaties verbeteren.