| Hoewel de specifieke *fysieke* verbindingen sterk variëren, afhankelijk van het type geheugen (DRAM, SRAM, flash, enz., en de vormfactor - DIMM, SO-DIMM, chip, enz.), hebben alle geheugenapparaten een gemeenschappelijke behoefte aan deze *logische* verbindingstypen:
* Adresbus: Hierdoor kan de CPU (of een andere geheugencontroller) de locatie in het geheugen opgeven waartoe deze toegang wil hebben. Elke geheugenlocatie heeft een uniek adres.
* Databus: Dit is een bidirectioneel pad voor het overbrengen van gegevens tussen het geheugen en de CPU (of andere controller). Het draagt de gegevens die worden gelezen of geschreven naar het geheugen.
* Besturingsbus: Dit transporteert besturingssignalen die de werking van het geheugen regelen. Deze signalen omvatten zaken als:
* Lees-/schrijfsignaal: Geeft aan of de CPU gegevens leest uit of schrijft naar het geheugen.
* Chipselectie (CS): Selecteert een specifieke geheugenchip binnen een systeem als er meerdere chips aanwezig zijn.
* Kloksignaal: Synchroniseert de timing van bewerkingen.
* Gereed/Bezet-signaal: Geeft aan wanneer het geheugen klaar is om gegevens te ontvangen of te verzenden.
Hoewel dit de fundamentele logische verbindingen zijn, kan de fysieke implementatie drastisch variëren. Een moderne DDR5 DIMM gebruikt bijvoorbeeld een complexe edge-connector met veel pinnen, terwijl een ouder ROM mogelijk een eenvoudiger pakket heeft met minder pinnen. Maar de onderliggende functie van adressering, gegevensoverdracht en controle blijft consistent. |
